Reverse Engineering - Versionsgeschichte

Markus Friedrich: /* Bild der vorhandenen Platine erstellen */

2020-02-28T09:01:25Z

Bild der vorhandenen Platine erstellen

← Nächstältere Version		Version vom 28. Februar 2020, 11:01 Uhr
Zeile 19:		Zeile 19:
	== Bild der vorhandenen Platine erstellen ==		== Bild der vorhandenen Platine erstellen ==

	'''1. Schritt:''' Erstellen Sie ein Bitmap der Platine, die Sie in TARGET 3001! nachzeichnen wollen, Scan oder Foto. ~~messen~~ Sie die Seitenlängen Ihrer realen Platine. Die Bestückungsseite dieser Beispielplatine hat in der Realität eine Höhe von 43,00 mm und eine Breite von 90,00 mm, die abgeschnittenen Ecken ignorieren wir zunächst:<br><br><br>		'''1. Schritt:''' Erstellen Sie ein Bitmap der Platine, die Sie in TARGET 3001! nachzeichnen wollen, Scan oder Foto. Messen Sie die Seitenlängen Ihrer realen Platine. Die Bestückungsseite dieser Beispielplatine hat in der Realität eine Höhe von 43,00 mm und eine Breite von 90,00 mm, die abgeschnittenen Ecken ignorieren wir zunächst:<br><br><br>

	[[Bild:FrontSide_pcb.jpg\|none\|900px]]Bild: Scan der Platine im Bildformat Bitmap *.bmp<br><br>		[[Bild:FrontSide_pcb.jpg\|none\|900px]]Bild: Scan der Platine im Bildformat Bitmap *.bmp<br><br>

Markus Friedrich: /* Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt? */

2020-02-28T09:00:53Z

Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt?

← Nächstältere Version		Version vom 28. Februar 2020, 11:00 Uhr
Zeile 88:		Zeile 88:
	'''Wichtiger Hinweis:''' Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout sind limitiert. Prinzip: Halbe Anzahl Pins der jeweiligen Ausbaustufe. Genaue Informationen dazu finden Sie in der [http://ibfriedrich.com/landingpage/editions/de/index.html Produktübersicht].<br><br>		'''Wichtiger Hinweis:''' Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout sind limitiert. Prinzip: Halbe Anzahl Pins der jeweiligen Ausbaustufe. Genaue Informationen dazu finden Sie in der [http://ibfriedrich.com/landingpage/editions/de/index.html Produktübersicht].<br><br>

	== ~~Alle~~ Bauteilgehäuse ~~sind im Layout~~ platziert ~~und alle~~ Leiterbahnen ~~sind~~ verlegt? ==		== Bauteilgehäuse platziert, Leiterbahnen verlegt? ==

	Wenn Ja, kann der '''6. Schritt:''' erfolgen, das Erzeugen eines Schaltplans aus den Layoutstrukturen. Ist einmal ein Schaltplan erzeugt, geht für dieses Projekt alle weitere Entwicklungsarbeit vom Schaltplan aus. Reverse Engineering ist dann nicht weiter möglich. Die Fotos Ihrer Platine haben ihren Dienst getan und werden nicht mehr gebraucht, könnten also gelöscht werden. Das können Sie aber noch später machen.<br><br>

			Wenn Ja für alle, kann der '''6. Schritt:''' erfolgen, das Erzeugen eines Schaltplans aus den Layoutstrukturen. Ist einmal ein Schaltplan erzeugt, geht für dieses Projekt alle weitere Entwicklungsarbeit vom Schaltplan aus. Reverse Engineering ist dann nicht weiter möglich. Die Fotos Ihrer Platine haben ihren Dienst getan und werden nicht mehr gebraucht, könnten also gelöscht werden. Das können Sie aber noch später machen.<br><br>

	== Bauteile auf Schaltplanseiten verteilen ==		== Bauteile auf Schaltplanseiten verteilen ==

Markus Friedrich am 20. März 2019 um 08:58 Uhr

2019-03-20T08:58:23Z

← Nächstältere Version		Version vom 20. März 2019, 10:58 Uhr
Zeile 4:		Zeile 4:
	{\|		{\|
	\|		\|
	\|[[Image:PCB_REsleeve.jpg\|Klick nach Amazon\|link=https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958]]\|\|Wir empfehlen dieses Buch zum Thema Reverse ~~Engineerring~~ (Englisch). Einige Schritte wurden mit TARGET 3001! gemacht.<br>Finden Sie es bei [https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958 Amazon].		\|[[Image:PCB_REsleeve.jpg\|Klick nach Amazon\|link=https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958]]\|\|Wir empfehlen dieses Buch zum Thema Reverse Engineering (Englisch). Einige Schritte wurden mit TARGET 3001! gemacht.<br>Finden Sie es bei [https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958 Amazon].
	\|-		\|-
	\|}		\|}

Markus Friedrich am 20. März 2019 um 08:54 Uhr

2019-03-20T08:54:09Z

← Nächstältere Version		Version vom 20. März 2019, 10:54 Uhr
Zeile 4:		Zeile 4:
	{\|		{\|
	\|		\|
	\|[[Image:PCB_REsleeve.jpg\|Klick nach Amazon\|link=https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958]]\|\|Wir empfehlen dieses Buch zum Thema Reverse Engineerring (Englisch). Einige Schritte wurden mit TARGET 3001! gemacht.<br>~~Klick aufs Bild linkt zu~~ Amazon.~~<br>~~		\|[[Image:PCB_REsleeve.jpg\|Klick nach Amazon\|link=https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958]]\|\|Wir empfehlen dieses Buch zum Thema Reverse Engineerring (Englisch). Einige Schritte wurden mit TARGET 3001! gemacht.<br>Finden Sie es bei [https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958 Amazon].
	~~<br><small>Geschütztes Material</small>~~
	\|-		\|-
	\|}		\|}

Markus Friedrich am 20. März 2019 um 08:40 Uhr

2019-03-20T08:40:22Z

← Nächstältere Version		Version vom 20. März 2019, 10:40 Uhr
Zeile 4:		Zeile 4:
	{\|		{\|
	\|		\|
	\|[[Image:PCB_REsleeve.jpg\|~~Click~~ nach Amazon\|link=https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958]]\|\|Wir empfehlen dieses Buch zum Thema Reverse Engineerring (Englisch). Einige Schritte wurden mit TARGET 3001! gemacht.<br>Klick aufs Bild linkt zu Amazon.<br>		\|[[Image:PCB_REsleeve.jpg\|Klick nach Amazon\|link=https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958]]\|\|Wir empfehlen dieses Buch zum Thema Reverse Engineerring (Englisch). Einige Schritte wurden mit TARGET 3001! gemacht.<br>Klick aufs Bild linkt zu Amazon.<br>
	<br><small>Geschütztes Material</small>		<br><small>Geschütztes Material</small>
	\|-		\|-

Markus Friedrich am 20. März 2019 um 08:39 Uhr

2019-03-20T08:39:03Z

← Nächstältere Version		Version vom 20. März 2019, 10:39 Uhr
Zeile 1:		Zeile 1:
	<br>[[Datei:reverseengineering_n.png\|left\|Alte Platine, leider defekt]] '''Das Problem: '''Man hat eine alte, defekte Leiterplatte ohne jegliche Dokumentation der darauf befindlichen Schaltung. Auch CAD Daten liegen nicht vor. Leider steuert diese Leiterplatte einen Schaufelradbagger, Schienenbus, ein Fährschiff, Kleinflugzeug, eine Lokomotive, Zahnradbahn oder sonstiges Großgerät, das eben wegen jenes Elektronikschadens unproduktiv steht. Der Hersteller selbst existiert schon seit Jahren nicht mehr, Servicebetriebe sind nicht auszumachen. Will man nicht über kurz oder Lang die Anlage verschrotten, bleibt nur der Weg des Nachbauens der Platine. Dieses Verfahren ist selbst für erfahrene Layouter auch bei nur wenigen Bauteilen auf der Platine eine veritable Herausforderung.<br>'''Die Lösung:''' Bauen Sie in TARGET das Layout nach. TARGET erzeugt daraus einen Schaltplan einschließlich der jeweiligen Bauteilbezeichnungen und Signalnamen. Jetzt kann ein neues Platinenlayout aus dem alten "geklont" werden. Diese Feature wurde in Zusammenarbeit mit [https://www.ipk.fraunhofer.de/startseite Fraunhofer IPK] und [https://www.enaelectronics.ca ENA Electronics] entwickelt.		<br>[[Datei:reverseengineering_n.png\|left\|Alte Platine, leider defekt]] '''Das Problem: '''Man hat eine alte, defekte Leiterplatte ohne jegliche Dokumentation der darauf befindlichen Schaltung. Auch CAD Daten liegen nicht vor. Leider steuert diese Leiterplatte einen Schaufelradbagger, Schienenbus, ein Fährschiff, Kleinflugzeug, eine Lokomotive, Zahnradbahn oder sonstiges Großgerät, das eben wegen jenes Elektronikschadens unproduktiv steht. Der Hersteller selbst existiert schon seit Jahren nicht mehr, Servicebetriebe sind nicht auszumachen. Will man nicht über kurz oder Lang die Anlage verschrotten, bleibt nur der Weg des Nachbauens der Platine. Dieses Verfahren ist selbst für erfahrene Layouter auch bei nur wenigen Bauteilen auf der Platine eine veritable Herausforderung.<br>'''Die Lösung:''' Bauen Sie in TARGET das Layout nach. TARGET erzeugt daraus einen Schaltplan einschließlich der jeweiligen Bauteilbezeichnungen und Signalnamen. Jetzt kann ein neues Platinenlayout aus dem alten "geklont" werden. Diese Feature wurde in Zusammenarbeit mit [https://www.ipk.fraunhofer.de/startseite Fraunhofer IPK] und [https://www.enaelectronics.ca ENA Electronics] entwickelt.


			{\|
			\|
			\|[[Image:PCB_REsleeve.jpg\|Click nach Amazon\|link=https://www.amazon.de/PCB-RE-Real-World-Examples-Keng-Tiong/dp/1797999958]]\|\|Wir empfehlen dieses Buch zum Thema Reverse Engineerring (Englisch). Einige Schritte wurden mit TARGET 3001! gemacht.<br>Klick aufs Bild linkt zu Amazon.<br>
			<br><small>Geschütztes Material</small>
			\|-
			\|}

	= Rückwärts-entwickelndes Neuzeichnen =		= Rückwärts-entwickelndes Neuzeichnen =

Markus Friedrich: /* Besonderheit in Ausbaustufe "design station"... */

2019-02-25T07:53:05Z

Besonderheit in Ausbaustufe "design station"...

← Nächstältere Version		Version vom 25. Februar 2019, 09:53 Uhr
Zeile 161:		Zeile 161:
	= Besonderheit in Ausbaustufe "design station"... =		= Besonderheit in Ausbaustufe "design station"... =

	Die Ausbaustufe '''design station''', ~~bot~~ seit V15 eine professionelle Lösung zum Thema "Reverse Engineering", die immer noch zusätzlich funktioniert~~.<br>~~<br>		Die Ausbaustufe '''design station''', bietet seit V15 eine professionelle Lösung zum Thema "Reverse Engineering", die immer noch zusätzlich funktioniert:<br>

	Das Unternehmen Diagnosys bietet ein Leiterplatten-Diagnosesystem namens "Pin Point", das die entsprechende Netzliste im Abtastverfahren erzeugt. Mit einem geschickten heuristischen Verfahren in TARGET 3001! wird die Komplexität des "Wollknäuels Netzliste" herunter gebrochen. Bauteile und Signale werden unter Verwendung eines '''Simulated Annealing''' Algorithmus übersichtlich auf mehrere Schaltplanseiten verteilt. Hieraus kann sehr leicht ein neues Platinenlayout aus dem alten erstellt werden. Dieses Feature ist nur in der Ausbaustufe '''"design station"''' erhältlich.<br><br>		Das Unternehmen [https://www.diagnosys.com/en/products/pinpoint-range2/pinpoint-alpha2 Diagnosys] bietet ein Leiterplatten-Diagnosesystem namens "Pin Point", das die entsprechende Netzliste im Abtastverfahren erzeugt. Mit einem geschickten heuristischen Verfahren in TARGET 3001! wird die Komplexität des "Wollknäuels Netzliste" herunter gebrochen. Bauteile und Signale werden unter Verwendung eines '''Simulated Annealing''' Algorithmus übersichtlich auf mehrere Schaltplanseiten verteilt. Hieraus kann sehr leicht ein neues Platinenlayout aus dem alten erstellt werden. Dieses Feature ist nur in der Ausbaustufe '''"design station"''' erhältlich.<br><br>

	<!--		<!--

Markus Friedrich: /* Limitierung bei der Schaltplanherleitung */

2019-02-25T07:26:54Z

Limitierung bei der Schaltplanherleitung

← Nächstältere Version		Version vom 25. Februar 2019, 09:26 Uhr
Zeile 80:		Zeile 80:
	== Limitierung bei der Schaltplanherleitung ==		== Limitierung bei der Schaltplanherleitung ==

	Wichtiger Hinweis: Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout sind limitiert. Prinzip: ~~halbe~~ Anzahl Pins der jeweiligen Ausbaustufe. Genaue Informationen dazu finden Sie in der [http://ibfriedrich.com/landingpage/editions/de/index.html Produktübersicht].<br><br>		'''Wichtiger Hinweis:''' Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout sind limitiert. Prinzip: Halbe Anzahl Pins der jeweiligen Ausbaustufe. Genaue Informationen dazu finden Sie in der [http://ibfriedrich.com/landingpage/editions/de/index.html Produktübersicht].<br><br>

	== Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt? ==		== Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt? ==

Markus Friedrich: /* Limitierung bei der Schaltplanherleitung */

2019-02-25T07:23:33Z

Limitierung bei der Schaltplanherleitung

← Nächstältere Version		Version vom 25. Februar 2019, 09:23 Uhr
Zeile 80:		Zeile 80:
	== Limitierung bei der Schaltplanherleitung ==		== Limitierung bei der Schaltplanherleitung ==

	Wichtiger Hinweis: Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout sind limitiert. Prinzip: halbe Anzahl Pins der jeweiligen Ausbaustufe. Genaue Informationen finden Sie in der [http://ibfriedrich.com/landingpage/editions/de/index.html Produktübersicht].<br><br>		Wichtiger Hinweis: Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout sind limitiert. Prinzip: halbe Anzahl Pins der jeweiligen Ausbaustufe. Genaue Informationen dazu finden Sie in der [http://ibfriedrich.com/landingpage/editions/de/index.html Produktübersicht].<br><br>

	== Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt? ==		== Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt? ==

Markus Friedrich: /* Edition "design station" erforderlich! */

2019-02-25T07:22:54Z

Edition "design station" erforderlich!

← Nächstältere Version		Version vom 25. Februar 2019, 09:22 Uhr
Zeile 78:		Zeile 78:
	= Einen Schaltplan aus dem Layout herleiten =		= Einen Schaltplan aus dem Layout herleiten =

	== ~~Edition "design station" erforderlich!~~ ==		== Limitierung bei der Schaltplanherleitung ==

	~~Achtung~~: Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout ~~gehen nur~~ in der ~~Edition "~~[~~https~~://~~server.~~ibfriedrich.com/~~shop~~/index.~~php?main_page=product_info&cPath=19&products_id=82 design station~~]~~" ausführen!~~		Wichtiger Hinweis: Die weiteren zum Teil automatisierten Schritte zum Erzeugen eines Schaltplans aus dem Layout sind limitiert. Prinzip: halbe Anzahl Pins der jeweiligen Ausbaustufe. Genaue Informationen finden Sie in der [http://ibfriedrich.com/landingpage/editions/de/index.html Produktübersicht].<br><br>

	== Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt? ==		== Alle Bauteilgehäuse sind im Layout platziert und alle Leiterbahnen sind verlegt? ==